上海宇志通信技術有限公司2023-07-01

導航接收機DSP+FPGA架構采用高速浮點型處理器 TMS320C6713B，主頻300MHz，達2400MIPS，具有強大的通用信號處理能力； ALTERA StratixII EP2S90F1020I4芯片，資源非常豐富，可滿足目前絕大多數的信號處理硬件編程和控制能力。上海宇志通信的衛星導航接收機有比較多的產品選擇。特別是第二代導航接收機中加入衛星信號快捕模塊，模塊結構設計巧妙，捕獲速度快的同時占用FPGA資源極少。數據更新率由原來的1Hz提高到10Hz。

本回答由 上海宇志通信技術有限公司 提供